mig ddr问题

最近在用mig的IP核，控制图片的读取，功能级仿真app_addr，app_en，app_wdf_wren，app_end等控制信号正常，app_rd_data_valid读出的数据正确，自己写的模块中控制图片读入和写出的状态转移正常。但是上板调试，用chipscope抓取的信号发现地址错乱，状态机存在卡死的情况。这种情况出现的原因可能是什么?求大神们指点。

降速试试。

您好，您是说给mig的系统时钟sys_clk和clk_ref吗?这个不是不同的ddr指定的时钟频率吗?

ddr时钟频率有个适用范围，调低一点

首先很感谢您的建议，但是我把速度降到我所用的ddr所允许的最低频率125MHZ，结果还是相同。