微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > XILINX出现的可恶的internal error,困扰我一周了,总是解决不了

XILINX出现的可恶的internal error,困扰我一周了,总是解决不了

时间:10-02 整理:3721RD 点击:

现在用xilinx在搞一个项目,程序是分模块实现的,都调试成功后,放到一个顶层电路图里去编译,可是到MAP的时候死在这里了。我都调了一个星期了,总是找不到问题在哪里。网上也没有很多相关资料,求各位帮忙看一下。



仅有的提示是:XST:cmain.c:3446:1.47
可我的嵌入式核在分开调试的时候也是没问题的呀

试一下清掉所有的预编译内容,整体从头编译。Project > Cleanup Project Files ...


这也是xilinx官网推荐的方法,我试了,没用!愁死了。本来分立模块调试都正常,想着合在一起就好了的。谁知道出现了这种问题!

仔细研究一下错误,看一下错误信息前后,努力找出线索,
调试一周,O(∩_∩)O~,别着急,
不断尝试,找各种人寻求帮助,
只要别心存放弃,总会解决的,
最后你会收获更多。
帮不了你,说一堆废话好了。

可不可以模块一点一点加,看看是不是加哪个模块引起冲突了,试试呗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top