所有进入ZYNQ7的信号都必须通过IBUG吗？

所有进入ZYNQ7的信号都必须通过IBUG吗?
在ZYNQ7的资源手册上面的原语IBUF的讲解的时候，看见一句话，
“Signals used as inputs to 7 series devices must use an input buffer (IBUF).”
我以前以为时钟信号才需要，是所有信号都需要吗?
但是很多信号我没用，似乎也没影响什么。

有人在吗?

IBUF is a input selectIO parts. Xilinx will use it in your constraint as a default setting.
For Clock, please see the BUFG or related Clock BUF in Xilinx Doc(for detail, please see " select IO " document)

综合的时候好像有个选项，就是自动为输入输出添加缓冲器，加了更好吧

谢谢，解惑了。

谢谢。我在VIVADO里面没找到在哪里设置，不过既然是默认的，那我就先不管了。