• · Flash芯片可以做进ASIC里面吗11-27
• · 请教vivado综合11-27
• · about CCSS11-27
• · Verilog RS485 波特率11-27
• · 问：CLK signal frequency error和required accuracy的区别11-27
• · 一直没搞明白同步电路和异步电路？11-27
• · FPGA的时序约束11-27
• · 求大神帮忙下个论文,谢谢！11-27
• · modelsim 创建波形仿真时候没有输出，请网友指教！11-27
• · Modelsim后仿问题： typ后仿与前仿结果一样，不知道是否正确？求解释11-27
• · 求解答：关于示波器测试时模块激励产生问题11-27
• · 综合时时钟约束设置问题11-27
• · 求助：68013 bulkout正常，bulkin失败11-27
• · 关于芯片接口问题11-27
• · verilog 条件编译问题11-27
• · SD卡发送CMD7命令后，发送ACMD6没有响应11-27
• · 有没有什么合适的视频处理芯片，可以用于实现下面的需求啊11-27
• · 求助,毕业设计做关于FFT的内容11-27
• · 请问综合工具怎么综合`ifdef，比如synplify11-27
• · 综合时总是出现Warning: Output pins are stuck at VCC or GND11-27
• · 请教FPGA读nandflash时，遇到一些困难。11-27
• · Quartus ii 11.0调用Modelsim SE 6.5 问题11-27
• · PCIE仿真现象疑惑，向大神求解~11-27
• · 新学uvm，遇到困难请各路大神帮忙11-27
• · 使用同步器解决亚稳态的疑问11-27