微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Modelsim后仿问题: typ后仿与前仿结果一样,不知道是否正确?求解释

Modelsim后仿问题: typ后仿与前仿结果一样,不知道是否正确?求解释

时间:10-02 整理:3721RD 点击:
Modelsim后仿问题:在添加sdf文件时,选择delay为max或min,仿真后与前仿波形进行对比其均有延迟,且max时的延时大于min的延时,但 typ后仿与前仿结果一样,不知道是否正确?求解释

内检查sdf,看是不是没有typ的值


不知道是不是与我PT中写的环境属性约束有关:

#environmental attributes

set_min_library max.db -min_version min.db

set_operating_conditions -library {min max} -analysis_type bc_wc

set_wire_load_mode enclosed

set_wire_load_model -name 8000000 -max

set_wire_load_model -name ForQA -min

set_load 1 [all_outputs]

set_driving_cell -lib_cell buffd1 -pin Z -library max [remove_from_collection [all_inputs] [get_ports clk_in]]



   sdf文件中没有typ值:如图


你都做了max,min的仿真,且也有過,就不需要去看typ的了.
且你在PT中是下BC_WC analysis,
所以只要你的PT STA report沒有timing violation,
modelsim dynamic simulation 有過就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top