• · 跪求OV5640 FPGA程序11-27
• · 求助vivado下如何使用AXI-lite 自定义IP读取slave的数据11-27
• · modelsim采样问题11-27
• · 后仿真延时问题11-27
• · 求助！怎么样产生载波为80M，调制波为1K的调制正弦波信号啊11-27
• · rgmii转mii接口11-27
• · 带参数实例化的模块综合时找不到是怎么回事？11-27
• · ncverilog中incisive hdl analysis里面的rule分别控制哪些warning？11-27
• · A problem when INCISIVE used in post-simulation.11-27
• · Vivado 2015.1 MIG生成DDR4控制器例化问题求助！（急）11-27
• · 关于Altera的FIR compiler核modelsim仿真求助，呼叫weizhiheng大牛11-27
• · 请教synplify的鼠标操作11-27
• · 全国研究生电子设计大赛-西南赛区一等奖作品11-27
• · design compiler 的license问题11-27
• · 哪里有design compiler 下载啊！11-27
• · modelsim 仿真波形问题。11-27
• · 求助，，关于verilog代码的问题11-27
• · 关于Tcd与Tpd的疑问？11-27
• · 求指教：dc综合时的两个问题11-27
• · 读取板载SD卡问题！11-27
• · FPGA GTX参数扫描遇到的问题，欢迎大家讨论11-27
• · XILINX GTX的一个BUG11-27
• · （求助）ModelSim SE 6.4a 进行时序仿真，SDF加载错误11-27
• · 时序问题的分析11-27
• · 关于LFSR问题，问问大家11-27