关于Altera的FIR compiler核modelsim仿真求助，呼叫weizhiheng大牛

时间：10-02 整理：3721RD 点击：

软件环境quartus12.0，modelsim10.0
本人最近一个项目需要写一个滤波器，考虑到Altera公司有现成的IP核，即FIR compiler，于是就想直接用他了，想在使用之前先用modelsim仿真一下，结果我搞了3天了，都没有仿真出结果出来，在网上整整找了三天的资料，根本就找不到这方面的资料啊，能找到的就是只贴一张最后的仿真结果，中间关键的操作过程完全省略了，导致我现在一点头绪都没有。我之前没有试过用fpga实现滤波，这是第一次使用，没想到资料这么少，恳求大家帮助一下，我看了一个weizhiheng大牛的一个帖子，同样只是在帖子贴出了几张结论性的图片啊！
http://bbs.eetop.cn/thread-437185-1-1.html

要添加库；
实在仿真不了，直接用，Fir的IP Core很简单，控制时序简单，输出时序也简单。

要添加哪些库啊，我试了两三天了，到现在都没有成功

上一篇：请教synplify的鼠标操作
下一篇：Vivado 2015.1 MIG生成DDR4控制器例化问题求助！（急）

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类