ncverilog nclinedebug的使用

时间：10-02 整理：3721RD 点击：

各位大神们，最近小弟在用ncveilog做仿真的时候遇到timing dead loop的现象，想用ncverilog 的+nclinedebug命令，找到发生dead loop的点在哪，但是遇到了Execution point in simulation not currently visible at the HDL level的问题。不知道各位大神有何高见?感谢。[attach]657767[/attach]

上一篇：对DDR3读写不稳定，KC705开发板
下一篇：江湖救急啊，一百多个warning

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器