QUARTUS 的一条warning消除不了

时间：10-02 整理：3721RD 点击：

具体如图
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details

查了一下，这条warning说top层某些没有分配引脚，但是我已经在PIN PLANNER中全部分好了啊，不知道怎么回事?

输入输出分错了

“输入输出分错了”，您的意思是，我分配引脚时分配错了?

没有代码谁也不知道这是什么意思‘’
你可以在这条warnning 上右键 help，altera有详细一点的解释

上一篇：assign d=a&b&c;a和b都是高电平,当c由1变为0时,d可能有毛刺吗
下一篇：quartus工程源文件加密

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器