vivado NC

时间：10-02 整理：3721RD 点击：

求助啊，
大家有没有做过把vivado的IP example_design移植到NCVerilog或者其他环境仿真的事情，为了方便仿真，我现在想把vivado的IP移植到NC环境中，事先在vivado中做了预编译compile_simlib -simulator ies ，生成了几个库文件和一个cds.lib，我把这个cds.lib加到irun脚本中-cdslib cds.lib，可是编译的时候还是出错，有些FPGA自带的module找不到，显然是lib没吃进去，有人知道怎么吃进去这些库文件吗?或者我该参考什么资料呢
谢谢

上一篇：vcs编译vivado库问题
下一篇：求助，$signed在实际电路中要怎么改才可以在板子上跑？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器