modelsim后仿真的延时问题，跪求指点

时间：10-02 整理：3721RD 点击：

是这样的，我做功能仿真时，rtl前仿真可以成功跑通。综合时故意没做时序约束，后仿真现在是加了库文件、test、网表，现在就是用原来的前仿真test测试网表就出现了大量红线蓝线。跪问各位大神：没添加时序约束，没反标sdf时，网表里面的or、and这些门的标准延时是不是实际存在?就像实际电路一样?所以test必然不通?
后仿无论加不加约束，一定必须反标是吗?

但我之前只针对加密模块测试，是通的啊，莫非因为加密模块比较小所以延时不影响?

上一篇：如何数字抽取滤波器的一些设计指标？
下一篇：用hspice或者spectre仿SRAM静态噪声容限

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器