微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问:滤波器的本质,是如何滤波的?

问:滤波器的本质,是如何滤波的?

时间:10-02 整理:3721RD 点击:
看到一个PPT上说:滤波的本质是电路的延迟,由于电路的延迟对不同频率的信号产生的效果不同,所以有了滤波的效果,请问这个应该如何来理解,谢谢!欢迎大家一起讨论!
    还有就是,它是如何滤波的,为什么能够滤除那些频率的分量,有没有一个直观的解释?

大家讨论一下,一直没有搞懂这个问题.

你知道放大器的频响吗
那你就应该知道 filter是怎么工作的

能不能进一步解释一下,放大器的频响我不是很清楚,我会马上看看

高手讲讲!

滤波器的本质,是如何滤波的?
数字滤波器是对输入离散信号的数字代码进行运算处理,以达到改变信号频谱的目的。
模拟滤波器是对输入连续的信号进行变换,以达到改变信号频谱的目的。


这个说的没有错,我也知道,数字滤波器的设计得到一个系统函数的Z变换,这个Z变换有着低通或高通的特性,

我想问的是,能不能有个直观的解释,它为什么可以滤除高频(低频)分量,模拟滤波器可以说是由于电容和电感的存在,以至于
对不同频率的信号产生的效果不同,但是在数字滤波器中有没有一个直观的解释呢? 期待中.................

还有一个问题,是不是在代码中用来实现延迟单元的时钟,就是指的采样频率?

因为数字信号的频谱与序列的值有关  滤波就是通过改变序列值 进而改变频率的。 要想直观理解,可以用其实现方式之一——开关电容来理解   通过电荷的采样和保持  及电荷再分配  达到滤波目的。

引用http://www.edacn.net/bbs/index.php?fromuid=3287 jisphel 的回答,我觉得很直观:


“我挺认同Lz所说的那个ppt上的说法,只不过我觉得除了一个延迟外各级延迟后的加权系数同样重要。数字滤波器主要就是对信号延迟,放大(或缩小,这就是加权系数的作用)再叠加。
以上说的是不是十分粗糙,没关系,俺上例子。
最简单的,要滤掉一个频率为f的正弦波,只要把这个正弦波延迟半个周期(1/2f)后在和原信号叠加就行了,这样就可以通过延迟来得到一个对单个频点的滤波(相当于coswt+cos(wt+pi)=0,pi就是圆周率,对应半周期延迟)。而一个复杂的信号可以看成是多个不同频率的信号的线性组合,那最终的滤波器也可以做成多个对单频率滤波器的线性组合,这样就可以对信号中想要滤除的各个频率信号完成滤波。当然这个是基于模拟,但数字的道理应该差出不多。
以上谈的是怎么用延时来滤除特定频率,之后讲讲各级系数的作用,(以下这个我只是稍微想了一下,还有些存疑)。简单延迟得到的单频率滤波器可以滤掉对应频点的信号,但是其他频率信号经过后会有不同程度的改变(主要是幅度和相位上的,频率不变,数学上就相当于
coswt+cos(wt+P), P是相位延迟,这里就不是Pi了,前面式子经过三角函数展开可以化为
coswt+sinP*coswt+cosP*sinwt
=(1+sinP)coswt+cosP*sinwt
=Acos(wt+B),
A的平方=(1+sinP)和cosP的平方和
tgB=(1+sinP)/cosP

不会看到公式就头大吧,哈哈,谁叫我数学好爱卖弄呢(开玩笑开玩笑,说不定一骄傲就算错出大丑了)。总之,被滤频点外经过滤波器后会被改变,而调整各级的系数则可以使尽量通带内的A尽量大,而阻带内的A尽量小。(至于怎么调,好大的学问啊,我这个牛皮王也只好谦虚一下了)”

看看滤波器的频率响应就行了,简单的理解就是滤波器频率值为0的频率就是会被滤波器滤掉的.为1的是会被通过的频率,在0-1之间是不同比率的衰减.

俺只懂数字滤波, 就是数字信号处理里面的滤波器设计啊.
本质就是对信号进行延时, 乘法, 叠加

有点晕,能不能先把本质说出来?然后举例说明!1

请参考前面的回复,应该就可以理解了

小编辛苦了, 谢谢了.

大概就是取平均之类的吧

哪位高手能指点一二。

高手啊

请高手出来讲讲

从频率的角度讲,就是信号的频谱与系统的频谱相乘,系统频谱幅度为很小的地方的频率就被滤掉了。

根据傅里叶变换,任何一个信号都可以分解成包含无数频率分量的信号的叠加,即将时域信号转换成频域的信号,然后滤波器就是滤除不想要的频率分量得到需要的频率分量,然后这些频率分量组成新的时域波形,从而实现对信号的处理

应该是阻抗匹配问题,不要的频率被反射掉

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top