微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 后仿过程中sdf文件反标不成功

后仿过程中sdf文件反标不成功

时间:10-02 整理:3721RD 点击:
我通过RC综合之后将网表文件送到后端做P&R,但是用P&R处理之后的网表和sdf文件进行后仿却发现sdf文件延迟信息不能标注到仿真中,使得ncverilog每次使用的都是仿真库中的延迟,我通过ncverilog.log发现能够正确读取sdf文件,但是出现好多“unable to annotate to non-existent path……”信息。这是为什么呢?还有就是为什么rc得出的网表文件中的单路信号含"["或"]"时就会自动添加"\",这与sdf文件不能反标有没有联系呀?求大虾帮助!

P&R过来的应该是网表和spef文件, 你要用这两者来做STA, 在STA中写出SDF, 然后再做后仿真,还有你要注意工具版本的问题, 有可能也会造成你上面的原因



    我已经用pt产生的sdf文件试过了,好像还是不行,不知道是不是ncverilog的版本不匹配当前sdf文件,这个应该怎么查呢?谢谢!

有的时候就会这样
我们都是不care 的 也没出过什么问题
小编解决了的话 分享一下解决方案

建议你查找一下软件版本之间是否兼容,据我了解PT的反标延时文件不一定可以很好的被别的厂家的仿真器兼容



    遇到同样问题,lz解决没?

反标的cell是自己做的还是厂家给的?
如果是自己做的,那就是库写的语法有问题。
我遇到过。CELL,PATH,PIN都存在,层次关系也对,就是找不到路径反标不成功warning。

同问啊。我遇到的是仿真的库和sdf产生的库不是同一个库,但是仿真的库里都有sdf的cell,但也标不上SDF

内容不错

急需大牛整理下,解决下上面问题

SDF 有分版本, 例如 2.1/3.0, 檢查一下 sdf 寫出的 format 是否與 cell verilog model 一致.



  您好,之前看过这个问题,分析了SDF的格式和lib库里的格式,有很多可能的原因,例如ck--->Q的iopath,写出来的sdf里有posedge信息,而库里没有,也就是两者关系不一致,肯定标不上。再例如,A---Q的iopath,sdf与库里的cond 描述格式不一致,也标不上。只要两者格式改成一致的,就可以标上了。这些在pt_userguide里其实有描述,要求sdf的格式与lib的格式完全一致才能标的上,如果标不上,工具会标最悲观的delay或transition到网表中。



   貌似说的很有道理

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top