请教Level-shift的设计

..                          --- VDD   
                             |
                      ----------------
                     |                |
                 P0   --            --  P1
                    <-- ||---   --||-->
                      --     \ /    --
                     |        /       |
                     |       / \      |
                C----|-------   ------|-----D
                     |                |
                     |                |
                 N0   --            N1 --  
                      ->||--A          ->||--B
                      --               --
                     |                |
                     |                |
                      ----------------
                               |
                              --- VSS

输入为A,B, 输出为C,D. A电压值为0～X1, B=！A, VDD > A, 请教电路中P0,P1,N0,N1的W/L的设计,和Level-shift工作原理,以及A和VDD之间的
压差要满足什么条件呢?

上面的电路中，pmos的w/l要小于nmos的，out的电位由gnd～vdd

能更详细解释?

It is easy to design！

低到高的的levelshift，一般把NMOS做强~

   能详细解释一下吗