微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于VIO的一个ERROR

关于VIO的一个ERROR

时间:10-02 整理:3721RD 点击:
单端信号经过iodelay后给obufds变差分信号,然后我把P端输出给了vio,翻译的时候一直报这个错误:

NgdBuild:809 - output pad net 'OUTP<0>' has an illegal load:
     pin I0 on block VIO/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/USER_MUX with
   type LUT3,
     pin C on block VIO/U0/I_VIO/GEN_ASYNC_IN[0].ASYNC_IN_CELL/U_RISING with
   type FDC
在网上搜了一些解决办法,试了都不管用,请大神们帮看看吧,急死我啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top