微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教--如何提高primetime覆盖率

请教--如何提高primetime覆盖率

时间:10-02 整理:3721RD 点击:
我综合出来的网表包含复位模块,处理器模块,分频时钟模块,RAM模块和ROM模块等,我分别对复位模块,处理器模块和分频时钟模块进行静态时序分析,覆盖率都挺高的。但是RAM模块和ROM模块是采用IP核的方式,无法对其单独进行静态时序分析,不知道是不是这个原因,导致我顶层文件的静态时序分析覆盖率不高,目前顶层网表的静态时序分析覆盖率只能达到70%左右。望高手帮忙,先谢谢了

kankankan

用户组: 见习生

绑定棒棒棒

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top