微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > TDC设计

TDC设计

时间:10-02 整理:3721RD 点击:
最近在做TDC,有一个问题不太明白,最简单的方式是用粗计数和进位链实现,为什么要用进位链?用DFF或者与门或者抑或门不都可以吗?刚刚接触这个,有些东西不太清楚,故来请做过的朋友问一下。

@coyoo

请问“用DFF或者与门或者抑或门”怎么实现TDC?


计数相当于游标卡尺的话,用计数器就可以实现粗计数,细计数不就是相当于延时吗,比方与门,连接成链状结构,本级输入一个接高电平,一个接上一级输出,输出传给下一级的输入,并把输出用DFF锁存不就可以了?(感谢回复,有时候担心自己的问题是不是太2了)



   方法理论上可行,你可以去具体实现下。



   你是学生?弄这个玩意干什么?

麻烦问下做出来没有呀?现在

我也在弄这个,不是很懂



   差不多了,原理什么的都懂,就是实际用起来,跟之前别的项目差异很大,还在调试。

如果不介意的话,给我发一份,我的邮箱1547437383@qq.com,感谢感谢!

延迟不稳定,门电路之间的布线延迟也要考虑



   嗯,感谢回复, thanks

能不能给我发一份你的设计



   你要是不懂交流一下可以。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top