Xilinx ISE软件顶层原理图设计的技巧

时间：10-02 整理：3721RD 点击：

搜了好长时间，没有发现专门的介绍ISE软件如何灵活的进行原理图设计的细节技能。大家在用的时候，有那些技巧吗?我遇到一个问题，就是给某一模块连上系统始终CLK，如果想断开的，没有断开指令，只能删除，而要删除的话，就把整个图上的clk连线都删除了，那别的模块都要重新连一下，真是太麻烦啦?
请问你们是怎么解决的?你们还有别的什么小技巧吗?

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器