• · 请问使用这种方法从数据中恢复时钟可以吗11-26
• · 请教cyclone系列的JTAG和AS配置的问题11-26
• · 时序约束求助11-26
• · 请教： inout端口怎么进行时序约束11-26
• · modelsim 仿真 DDS输出11-26
• · 请教：dc有window xp版本吗11-26
• · 下面两种case综合是否等效11-26
• · 综合后仿真的问题11-26
• · 大家说说中国那些公司做技术的氛围好点，哪家公司有像清华那种学术的氛围11-26
• · FPGA怎样实现10倍频11-26
• · 请教一个概念性的问题，关于时序的11-26
• · 关于DC的一个小问题。请教！11-26
• · inout三态处理能放在内层模块吗11-26
• · 求助:关于ModelSim SE 6.2b11-26
• · 有谁理解cordic算法的向量模式的工作原理11-26
• · 关于亚稳态的问题？11-26
• · 一个模块中多个时钟的问题11-26
• · systolic structure设计11-26
• · dc综合是否引入寄存器问题11-26
• · 用Verilog hdl 有没有办法，一次把定制ROM的数读出来？11-26
• · 關於verilog的for用法11-26
• · debussy 仿真：怎么才能支持2001版Verilog11-26
• · 数字电路时序分析一定要做的吗？11-26
• · EDACN 上不去了，怎么回事啊？11-26
• · 谁做过和8051单片机兼容的MCU core吗？代码写起来复杂吗？11-26