微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问使用这种方法从数据中恢复时钟可以吗

请问使用这种方法从数据中恢复时钟可以吗

时间:10-02 整理:3721RD 点击:
现在要做一个时钟恢复的模块,输入数据是串行的,频率是2.048mbps,我看大多是用数字锁相环来做时
钟恢复的,我想可不可以不用锁相环来做,而用更直接的方法:
既然知道了输入数据频率是2.048mbps,可以用系统时钟(65.536Mhz)分频产生一个2.048Mhz的时钟,然
后根据输入数据的上升或下降沿使得这个2.048Mhz的时钟有效沿在输入数据的稳定处,这样不也可以恢复
出时钟吗?
我对时钟恢复不太了解,可能上述方法没考虑到别的一些因素,期盼解答,谢谢!

可以让对方先发一串固定的值给你,你根据上升下降沿来锁定。

肯定不可以,这是一个基本的常识:我们只有时钟的标称频率,而不知道时钟的具体频率。所以,你的本地时钟和输入时钟不会是同一个频率。准确的说,没有两个完全一样的时钟源。

那我现在这样做不知是否可行:
根据输入数据的上升沿来生成时钟,如果输入数据有很大的偏移或抖动,那么它的上升沿也相应会偏移,因此生成的时钟的有效沿也就相应的变化。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top