微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教: inout端口怎么进行时序约束

请教: inout端口怎么进行时序约束

时间:10-02 整理:3721RD 点击:
在SDC文件中,
对input 或 output 端口
可以用 set_input_delay  或 set_output_delay进行约束,
那么对于 inout 端口应该如何约束呢?

顶一下

帮忙顶一下

对这个我只做过输出约束,也想知道下

等待高手回答

inout = input + output,所以两个方向的约束同时都加上,软件都可以自动识别

同时加两个就好了。

是啊 怎么约束?

对这个我只做过输出约束,也想知道

我也想知道

做一个方向约束应就够了吧?因为IOB的物理位置就放在一起的,对于外界器件来说,输入与输出也是同一个器件,
或者同时约束,但时间都一样吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top