• · sdram每个bank的行列数目是否可变11-26
• · 请教：同步出来的时钟该怎么约束？11-26
• · 各人闲置 ALTERA EP1C6原装开发板出售11-26
• · Quartus Ⅱ 7.2生成的DDR Controller仿真问题求助11-26
• · FPGA好书推荐11-26
• · UDP的Verilog实现11-26
• · 在校大学生的迷惑11-26
• · modelsim如何仿真q2生成的锁相环11-26
• · ASIC可以做网络的应用层吗11-26
• · synplify如何产生SDF文件11-26
• · 請問FPGA資源佔用的比較11-26
• · 关于MODELSIM仿真遇到的error11-26
• · 关于用FPGA控制VGA的问题，不知大家有没有注意到11-26
• · FPGA Logic BIST11-26
• · sdram时钟频率可调吗？11-26
• · 红色飓风二代xilinx板的sdram使用问题11-26
• · xilinx的时钟输入的问题？11-26
• · 为什么数据采集的时候有毛刺11-26
• · 这么无法通过网银充值呀？11-26
• · 请教hdb3编解码器的问题11-26
• · Nc_sim 混合仿真 问题？11-26
• · 关于DC命令的问题，新旧命令如何替换？11-26
• · 请教分层综合后顶层formality不过的原因11-26
• · DC关于功耗的报告是不是没有反映真实情况呀？实例贴出来了。11-26
• · DC的一个小问题提问 （新手求助）11-26