sdram时钟频率可调吗？

时间：10-02 整理：3721RD 点击：

如题，我现在用的SDRAM是HY57V641620E(L/S)T(P)-7，应该是SDR SDRAM。查手册看到时钟频率是143MHZ，想问一下这个143MHZ的含义是什么?我如果编写SDRAM控制器，对应的时钟信号也应该是143MHZ吗?如果不是，那对于SDRAM控制器的工作时钟应按什么标准来选取?

是最高频率吧
控制器和sdram时钟同步

那SDRAM得工作频率如何选择，有什么根据吗?

在系统时钟可实现的频率和应用所需的SDRAM带宽间进行折中

应该都是可变的手册上应该都是最大频率

上一篇：红色飓风二代xilinx板的sdram使用问题
下一篇：FPGA Logic BIST

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器