• · 将文件从prom中配置到fpga11-26
• · pcie配置时间问题11-26
• · xilinx FPGA配置问题11-26
• · vhdl层次引用，请vhdl达人指教！11-26
• · 弱弱地问一声11-26
• · 万分感谢！11-26
• · 请问一下，ise里的clock_dedicated_route就什么意思？11-26
• · dspbuilder license11-26
• · 有人有ISE12的中文教程吗11-26
• · quartus中PLL输入时钟设置的真正用途是什么？11-26
• · cordic算法11-26
• · 需要单独的一步专门添加pad ring吗？11-26
• · 请教一下：time quest 和 timing analyzer 哪一个更准确11-26
• · SignalTab在线调试问题11-26
• · ise12.3支持system verilog吗11-26
• · 新手verilog问题请教11-26
• · 关于信号延时的扩展问题，棘手11-26
• · 有关CCD+FPGA+LCD图象捕获并显示系统设计思路，请大家帮帮忙11-26
• · 济南Xilinx嵌入式研讨会11-26
• · 关于Verilog HDL中的的非阻塞赋值问题11-26
• · 如何快速完整下载 opencores的project11-26
• · 如果搞一个Modelsim的培训，有公司感兴趣吗11-26
• · nios ii uart如何调试11-26
• · synopsys 启动后怎么一直处于这个状态11-26
• · 关于verilog中地址线的问题11-26