FPGA,CPLD和ASIC
- · 请教一个比较傻的问题:D触发器的D端不变,如果clcok过窄会有问题吗?谢谢!11-26
- · 网上卖的FPGA学习板大多是ALTERA的,为什么很少有XILINX的Spartan系列的呢?11-26
- · 寄存器输出出现数据不稳定! 望大虾指点11-26
- · 这样的代码格式正确吗?11-26
- · 请教dft问题11-26
- · 请问DFT后的后仿真中异步信号产生不定态X传播的问题?11-26
- · 关于DFT的问题11-26
- · 有什么软件支持断言验证?11-26
- · 大家的芯片用了DFT啊?11-26
- · 请问各位IC算法工程师是做什么的?11-26
- · DFT插扫描链请教11-26
- · 求dft脚本11-26
- · verilog程序问题请教11-26
- · DFT问题求解!~~11-26
- · dft中-hookup_pin的使用方法请教~~~~~!11-26
- · DFT用到的single stuck at模型,具体是stuck at 0还是1?11-26
- · MAX7000不支持三态门11-26
- · 可以将vhdl文件转化成edn文件吗?11-26
- · 现使用altera一款EP3C120F780C7的片子,如果查芯片的详细型号?11-26
- · 见鬼了!-关于Quartus 编译11-26
- · verilog求助!急!11-26
- · 在ISE中的一个工程中如何加入edf和v文件11-26
- · 如何选用xilinx的开发板?11-26
- · 强烈建议将每个上传的文件大小放宽,达到10M,20M11-26
- · 关于Verilog的ROM数据读取的问题11-26
栏目分类
最新文章
