这样的代码格式正确吗？

这样的代码格式正确吗?在ISE12.3里的GLBL.V里有这样的语句。
glbl.PLL_LOCKG，这种写法是合法的吗?为什么我在仿真时这样写就不对呢?
比如我A模块下有B信号，在Testbench中我这样用为什么就不对呢?
比如在display任务中想打印A模块下的B信号，A.B的写法就不对吗?还是有固定写法?谢谢大家

be sure the name in your code is inst name, not module name

thanks I had corrected my code

我看不到您的code說...
真可惜..

testbench能用glbl.PLL_LOCKG的前提是，你的testbench例化了glbl模块，并且例化名是glbl，这样你就可以在当前testbench中用glbl.PLL_LOCKG来使用glbl模块中的PLL_LOCKG信号了。

对！不是module名，是instance名。

还有必须从顶层往下写全！

比如
top.sub_top1.module1.sig1
这样才能指到某个信号！

发一段代码看看