见鬼了！-关于Quartus 编译

时间：10-02 整理：3721RD 点击：

今天不知道怎么搞的，编译之后无法产生.sdo文件. vho 有。使尽各种办法仍然不行。后来我把以前编译可以产生sdo 和 vho的代码找出来，删掉这两个文件后重新编译，还是只有vho没有sdo. 怎么回事?有碰到过这种问题的吗?没找到有什么地方设置这个的，就是把generate netlist这个选项on就行了。
我用的是Quartus II 10.1, ModelSim 6.6c.
谢谢

上一篇：verilog求助！急！
下一篇：现使用altera一款EP3C120F780C7的片子，如果查芯片的详细型号？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器