• · 求助 verilog 数组初始化的问题11-26
• · 我根本人vn好怀念11-26
• · 急问Xilinx ISE12.2中PlanAhead打开报错~~~~11-26
• · por复位时间一般做多长合适？11-26
• · about pearl timing analyzer11-26
• · SystemVerilog学习（3）：计划11-26
• · mos管的D和S能不能互换11-26
• · 求verilog coding styles for rtl synthesis 的workshop,不胜感激！11-26
• · Hspice11-26
• · 做FPGA好还是做ASIC好啊？11-26
• · DC里COMMON LINUX AMD64是指什么？11-26
• · ISE11.1上的工程稍作改动工程就运行通不过是什么原因11-26
• · 请教PCIE问题，也可兼职11-26
• · 请问有谁知道有那款做Turbo码的专用芯片？11-26
• · fpga中锁相环专用输出口和普通输出口有什么差别？11-26
• · 请问什么工具可以对数字IC功耗做出评估？11-26
• · 请教高手！多谢啊！11-26
• · 赛灵思诚邀您参加2010大型免费技术研讨会11-26
• · 上海漕河泾美资半导体公司招IC design engineer(digital)11-26
• · case 语句仿真问题11-26
• · 最新版debussy是 ？11-26
• · 记上海IC/电子/通讯工程师首届沙龙活动11-26
• · 11月IC/电子工程师沙龙（上海）诚邀您参与11-26
• · FPGA中如何求倒数11-26
• · 130万门的ASIC芯片需要多大的FPGA做原型验证合适？11-26