微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE11.1上的工程稍作改动工程就运行通不过是什么原因

ISE11.1上的工程稍作改动工程就运行通不过是什么原因

时间:10-02 整理:3721RD 点击:
各位高手:
    在ISE11.1上建立的工程,管脚位置稍做改动,工程运行要么运行通不过,报错:时序无法满足或者有信号线无法布线,即使运行通过了时序也有几个不满足,在改动之前是没有时序错误的,管脚位置变后,就不行了,这是怎么回事呀?感觉工程好像很脆弱,稍微改改哪就不行了,是不是程序写的太烂了?该怎么改改呢?各位高手,给指点指点,谢谢了

你就给这么点信息,谁能帮你啊?

小编错了,改动管脚分配是很大的改动,不是小改动。除非有充分的需要改动,否则最好不要改。
还有,你改了管脚分配,时序不能达到要求,那么就需要修改你的设计了。如果是无法布线,可能是管脚不能用,或者不适应于你的设计。仔细检查吧。

说明你前面通过的时序也很勉强,现在你改变管教位置,时序已经无法满足要求了

还要看你动的是不是时钟管脚。
改动是不是在同一个IO bank.
这些改动都对timing 影响很大。

看你资源怎么用的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top