SystemVerilog学习（3）：计划

开始学习SystemVerilog，记录相关东东
请多指教，欢迎访问我的blog：http://www.cnblogs.com/Sivar


有一个好的计划是很有必要的，可惜我的计划不行，只能一步一步走着看了。
学习工作之余进行。
看其基础，变量类型，操作符等，大致了解。
减掉RTL的思维，理解面向对象的思想。
以上看SV3.1A参考手册及SV for   Verification、SystemVerilog快速入门（http://www.fpga.com.cn/HDL/systemverilog/1.htm）等等。
学习VMM的验证方法，看systemverilog验证方法学及VCS相关文档
过程中伴随实践练习
坚持一个月，相信能有进步……



>>>> From Sivar's: http://www.cnblogs.com/Sivar Thanks for your reading.

Good Good Good！

谢谢分享，找了很久了