• · 关于在ncverilog的11-26
• · ise乘法器？11-26
• · 我指的是ise的乘法器延迟多少个时钟，是不是可以设置的？11-26
• · 请教下如果寄存器的时钟端用普通信号代替，在DC前端该怎么设置？11-26
• · 仿真时如何能导出ram中的数据呢？11-26
• · unfold之后寄存器和展开之前寄存器的关系11-26
• · 求助：怎样把modelsim产生的数据放入一个txt文本中呢？11-26
• · 一个 关于Clock Gating 的典型问题求助！11-26
• · 请教关于quartus2的编译仿真的问题11-26
• · 请教下边沿检测11-26
• · Altera PLL 的奇怪问题11-26
• · 在FPGA中遇到的一个奇怪的问题！11-26
• · 基4booth编码11-26
• · 2010年ARM技术研讨会（北京/深圳/上海）11-26
• · 关于modelsim和testbench的问题，请教了11-26
• · Altear MAXII系列CPLD 可以支持 SignalTap吗11-26
• · 在脉冲RD的上升沿将内存的数据读到芯片的数据端口DOUT，怎样实现？11-26
• · 求购LATTICE CPLD的开发板11-26
• · Lattice ispLEVER请教,在线等.....11-26
• · Lattice4000v系列CPLD的驱动能力11-26
• · LatticeECP 和 EC 优化的FPGA11-26
• · 关于LATTICE EC/ECP ？11-26
• · 求lattice isplevel 3.0版本以上的破解11-26
• · 关于VHDL库11-26
• · dc中怎么在collection中找一个值11-26