微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于在ncverilog的

关于在ncverilog的

时间:10-02 整理:3721RD 点击:

本人在用NCverilog仿真时出现问题,就是导入的verilog程序中的$fopen它能认,可是$fclose它却不认,这是为什么呢?是不是ncverilog本身就支持呢,希望高手指点!

如果你fclose了两次以上就会出错。也许你重复关闭文件了?

呵呵,谢谢小编的分享



         没有重复关闭啊,只是有两个$fclose语句,但关的不是同一个文件啊,这样也不行吗?

不同文件当然是可以的。我不知道了。

上一篇:ise乘法器?
下一篇:AM2504芯片Verilog编程

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top