微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise乘法器?

ise乘法器?

时间:10-02 整理:3721RD 点击:

各位大虾,你们好,我想请问一下,ise的乘法器的latency是怎样设置的?通常是用那个lib的乘法器?

没明白你问啥,乘法器的延迟是你能设定的?

我指的是ise的乘法器延迟多少个时钟,是不是可以设置的?

如果你使用IP Generator并且里面有pipelined乘法器的话,那里面可以设
如果你要用DSP硬件乘法器,乘法器单元本身是组合逻辑,延时是固定的

有选项 直接选择就行了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top