• · 有人在做lowpower设计吗？11-26
• · QuartusII中的这个警告严重吗？应该如何处理？11-26
• · 积分获取办法11-26
• · XILINX技术研讨会（沈阳）邀请函11-26
• · 求助：数字前端数字后端的区别？11-26
• · 请教CPLD/FPGA时钟的问题11-26
• · modelsim仿真ROM的问题11-26
• · verilog语言中always语句问题11-26
• · for 循环的问题11-26
• · 请问一下业界做IC设计用的服务器的内存一般都多大啊？11-26
• · 电路设计中组合逻辑和时序逻辑的平衡11-26
• · Xilinx 7 系 FPGA 资料11-26
• · FIR数字滤波器中的直流信号问题11-26
• · 使用QuartusII时的一个警告，请高手指点！11-26
• · sopc builder配置中遇到的问题，提醒自己，帮助别人11-26
• · 请教下器件的时钟问题11-26
• · cadence和synopsys软件配置冲突？11-26
• · 关于modelsim6.5使用的问题11-26
• · 求大神指教。关于spice仿真。11-26
• · XILINX 6系 目标设计平台11-26
• · 关于Sigma-Delta 调制器的输出问题11-26
• · Xilinx 的XC2VP70要跑到160MHz容易实现吗？11-26
• · 请问晶振3.3v,5v都能工作，一般那个为宜11-26
• · 请教下后仿真的东西11-26
• · xilinx仿真階段 invalid command name "0"'11-26