• · fifo编程中遇到的FPGA资源不够的问题11-26
• · 麻烦大家解释下这是为什么？11-26
• · 讨论下大家都用哪家提供的sram？11-26
• · sv编译11-26
• · 异步fifo设计11-26
• · 求助：如何串行转并行11-26
• · modelsim用不了原来有这问题11-26
• · 请教如何提高FPGA采样频率，162M以上跑的了吗？11-26
• · 数据分解问题11-26
• · 关于verilog中的case语句11-26
• · 如何实现IPmodule之间的时钟同步11-26
• · 大家帮忙看下这个异步SRAM的控制代码有什么问题吗？11-26
• · modelsim 仿真verilog时，报Missing instance name，什么原因？11-26
• · 请问xilinx FPGA嵌入式系统的仿真的方法11-26
• · I/O buffer 知识求助11-26
• · 貌似这里的牛人不多呢？为什么问的问题没人回答？11-26
• · ALTSYNCRAM11-26
• · 关于分频的一个程序 求解11-26
• · 大家帮我看看这个状态机11-26
• · 请推荐一款低成本VGA数模转换芯片，fpga开发板上用11-26
• · 请教关于Virtex -5系列FPGA 芯片中集成的Rocket I/O口问题11-26
• · *.v verilog文件转*.bsf原理图文件后仅是个黑盒子丢失原设计内部的所有信息？11-26
• · 求助：关于synopsys DC 库，感谢大家，知道的一定要告诉俺 鞠躬感谢！11-26
• · 请问 Virtex4Lx25 的价格是多少？11-26
• · 请问如何生成VerilogHDL格式的门级网表11-26