• · 请教两个DC编译的问题11-26
• · 一个关于时钟的问题11-26
• · 各种后缀名是干嘛的？11-26
• · DCM倍频与综合所得最高频率的关系11-26
• · 对于上升沿和下降沿的疑惑11-26
• · 问个时钟问题，希望高手给点指点11-26
• · 请教个DC综合的问题11-26
• · 请教高手关于post—translate仿真11-26
• · FPGA内信号等长，怎么加约束？11-26
• · 同步时钟和异步时钟的优缺点在哪里？11-26
• · 关于loop的问题11-26
• · 怎么样才能在QuartusII 7.2中添加汉字注释？11-26
• · 用create_generated_clock时，其-source是否只能为主时钟，不能为另一个子时钟11-26
• · VERILOG仿真出现的问题11-26
• · 200M需要用差分传输吗11-26
• · 如何使用debussy仿真11-26
• · 新手关于综合的一点思考（请大家多多指教）11-26
• · 小坑：大家来谈谈海思和国民吧11-26
• · DPLL？11-26
• · 求助：数字前端和数字后端的发展以及就业？11-26
• · 求助 对verilog11-26
• · LOGICLOCK11-26
• · 有需要ultra10工作站的吗？还有磁盘整列。11-26
• · FPGA做通信是最有前途的！11-26
• · verilog中如何读取文本文件中的数据？11-26