• · 请问.25um的Gate:Area是多少？ (等效单元门面积？).35um？11-26
• · 关于Xilinx FPGA的bitstream 内部数值的意义？11-26
• · 求助关于顶层文件11-26
• · LVDS管脚锁定出问题11-26
• · 请教.vqm文件仿真问题11-26
• · 搞IC的话，用VERILOG入门好吗？11-26
• · FPGA综合工具讨论11-26
• · 关于逻辑开发11-26
• · hspice在winxp使用的问题，急救！11-26
• · cyclone III限制的非全局控制信号11-26
• · Altera IFFT Core输出数据和Matlab 工具箱函数IFFT输出数据的不同11-26
• · 求EDK官方的六个实验的实例工程文件11-26
• · DC综合时子模块新增了端口Port1,请问如何处理？11-26
• · 请教大家一个问题。为什么不建议用同时带异步复位和置位的flip-flop？11-26
• · 请教FPGA的DDR接口设计11-26
• · ise map出错11-26
• · 请教一个cpld的全局时钟的问题11-26
• · 版主能否搞到这本书Principles of Functional Verification11-26
• · 请教弟兄们一个数字环的问题11-26
• · TTL-CMOS电平转换问题？11-26
• · 请教：用verilog实现在一个信号的下降沿之后开始计数11-26
• · 嵌套 状态机11-26
• · dont_touch 和 tmax 的问题，请教高手啊！11-26
• · 请问大家学习FPGA/CPLD的一些问题？11-26
• · 关于FPGA学习的困惑？！11-26