请教一个cpld的全局时钟的问题

大家好，我想请问一下，在cpld（xc95144）中的3个全局时钟管脚GCk，做电路的时候应该怎么接。我看一些简单的应用，都是通过定义一个引脚为clk，而从外部得到时钟信号的。不知道全局时钟信号的用处，能不能发一些电路图，万谢了！

全局时钟信号有自己专用的布线通道，能够尽可能地保证时钟同时到达每个寄存器的是终端。可以通过综合器的推算，约束，例化的方式来使用