微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise map出错

ise map出错

时间:10-02 整理:3721RD 点击:
谁能帮我看看,这个错是什么意思?
先谢了。
ERROR:PhysDesignRules:1613 - IDELAYCTRL not found for clock region CLOCKREGION_X0Y0

1# hnyyzou 在例化IDELAY时要例化IDELAYCTRL元件,产生200M的时钟用来延时。

非常感谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top