搞IC的话，用VERILOG入门好吗？

可以啊
可以拿夏的书做参考
直接做例子学的快点

本论坛有关的资料一大堆,好好看看就行,注意实践

同行,还是同时起步的,我也是刚进入这个行业\学习中

我们老大说，夏宇闻的说最好不要买；

1
verilog只是工具，对数字电路没有一定理解是设计不出好的东西的

ddddddddddddddddddddddd

夏的可以

那个语言无所谓，只要学得好，都可以的啊

http://bbs.ednchina.com/ShowForum.aspx?id=11
http://bbs.ednchina.com/ShowForum.aspx?id=11
夏的还可以

positive

VERILOG入手快...VHDL太麻烦。

我就是用verilog的，我觉得它比vhdl好

当然可以了
不过verilog只是一种语言，只是数字ic中很小的一部分，用来入门是很好的了，但千万不要沉迷其中
个人以为，ic设计从spec定义到layout是一个整体的过程，每一部分都应该有所了解，只不过侧重点不同而已

verilog是门工具而已，IC设计，数字电路那些基本原理才是最需要的，我个人体会，现在用VERILOG的多于VHDL，verilog是趋势。

ding  ding  ding

如果做IC需要把数字逻辑和VLSI电路基础。因为verilog HDL是硬件描述语言，也就是通过verilog 把你想好的电路描述出来。
在学习verilog时，在熟悉基本语法后，重点一定要放在各种逻辑电路如何描述上面，而不是如何用veirlog语句“凑”出功能。
个人见解，如有不妥，欢迎指正。

号
verilog！

VLSI入门最基本还是体系结构和集成电路基础知识，verilog只不过是一个工具语言而已

HDL语言只是基础，先掌握了.

记得好像原来念书时学到verilog就是用的夏宇闻的书

两种语言用的都不少。若干年前听过一次演讲，据说打领带的公司喜欢VHDL（欧洲，美东）。穿牛仔的公司喜欢verilog（西部）
前者严谨像PASCAL，FORTRAN之类。后者自由比如C

我觉得用什么语言不是问题，关键是你懂电路的思想

搞IC?用Verilog?

It's not enough.
You shall learn "VLSI design", "Semiconductor theory", "analog ic", then you have basic knowledge of ic

听我的， 学verilog。 我两样都学了。 verilog 较好（不说好，是怕有人拍我）。
实际上这两种语言谁好谁坏，国外坛子上也是隔三差五的掐一阵子。所以有些EDA 论坛明令禁止讨论。
不要被学校的老学究们给害了，那些人和工业界是脱离的，尤其是国外公司。

上回在清华大学研究生电子禁赛，就是夏监考的

夏是牛人啊