微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合时子模块新增了端口Port1,请问如何处理?

DC综合时子模块新增了端口Port1,请问如何处理?

时间:10-02 整理:3721RD 点击:
各位好, 我遇到了2个问题:
1.我在用DC综合时子模块新增了inout端口Port1,并在调用处接为unconnected,请问为什么会出现这个端口?怎样才能在综合后不生成这个端口呢?
2.两个子模块都有scan_mode接口,在调用时己经将顶层的scan_mode与之相连,即,但是在子模块内部scan_mode端口悬空,综合后发现在调用子模块处scan_mode接为了1'b0,我想可能是由于在子模块内部未连接的原因导致被优化掉的原因,请问如何能让其综合后仍保持调用时的连接关系呢?
3.在插完scan后我发现各子模块新增了一个scan_mode_in端口,用于将顶层的scan_mode信号引入到子模块中,而没有用到2中所提到的我自己写的scan_mode端口,请问怎样才能使用我在2中自己添加的scan_mode端口呢?
多谢!

问题己解决:
1.是由于rtl在端口声明中误多写了一个",",所以生成了一个inout Port1。
2,3 用set_dont_touch_network就可以在综合完的netlist中保留scan_mode不被优化掉。在这种情况下插scan,不会新增新的scan_mode_in端口。
如果各位有什么新想法,欢迎交流,我的email: haidongli22@gmail.com

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top