FPGA,CPLD和ASIC
- · 课题是ADC的同学11-26
- · 关于USB-Blaster下载线的驱动安装11-26
- · 关于coverage测试软件的问题11-26
- · 最近面试一些问题 请教11-26
- · ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~11-26
- · 关于图形输入板和FPGA?11-26
- · 关于CIC的讨论11-26
- · NIOS 嵌入式应用在哪些方面?11-26
- · 哪种状态机比较好?11-26
- · 有个项目,为什么DC综合compile了一两个小时,很不解11-26
- · 当电子遇到工业设计11-26
- · 中国华为什么时候可以打开美国市场?期待11-26
- · 急求助有关AD9980的问题,希望用过的朋友指点11-26
- · Designware的配置问题11-26
- · Active HDL 8.2的Code Breakpoint问题11-26
- · 请问for循环语句能用Design Compiler综合吗?11-26
- · 请问谁用过catapult C?11-26
- · DC综合的时候会出现很多这种warning,求助11-26
- · 有什么方案可以替换FPGA内部的DCM?11-26
- · 请问有人用过(VCS.V6.0.1.WINNT2K)吗?,希望告知如何安装!11-26
- · 怎么找到一个正数第一个1前面的0的个数11-26
- · 怎么读取ROM中数据?11-26
- · 多一种交流途径11-26
- · 有个代码看不懂,求板上各位大大帮忙11-26
- · DC综合时模块划分,将寄存器的输出做模块的边界11-26
栏目分类
最新文章
