Active HDL 8.2的Code Breakpoint问题

时间：10-02 整理：3721RD 点击：

各位有用Active HDL的吗?以前用的8.1版本，但破解的不完全，而且不支持将波形文件导出为宏命令，近日升级到8.2SP1版本，采用的论坛里面提供的授权文件，可支持VHDL和Verilog，但发现代码断点功能不可用了，以前在8.1中是可以的，现在只能加Signal Breakpoint，不能加Code Breakpoint，有人有类似的现象吗?

上一篇：请问for循环语句能用Design Compiler综合吗？
下一篇：Designware的配置问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器