微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 哪种状态机比较好?

哪种状态机比较好?

时间:10-02 整理:3721RD 点击:
一段式、二段式、三段式
一段式:所有输出都是寄存器输出,因此可能会有多余的一拍延迟
二段式:可以有组合输出,延迟小,需要寄存器输出的话可以另加寄存器
三段式:我觉得更灵活,可以是寄存器,也可以是组合输出
http://forums.xilinx.com/t5/Synthesis/help-About-latches/m-p/37274
--
怎么xilinx的人又支持说一段式好的那个,难道xilinx的结构对一段式支持较好?
不过我觉得一个便于阅读的代码也很重要。

二段式

你仔细看他们讨论的。xilinx不喜欢有latch因为他们很难分析带有latch的timing

dddddddddddddddddddddddd
1# cuizehan

习惯用两段式的飘过~

ASIC设计中还是三段式吧,毕竟寄存器的输出,时序对下级的压力小点

我觉得一段式、二段式能做到的,三段式也能做到啊,而且代码可读性更强。

很明显二段式比较好

二段和三段式相对好些

三段太罗嗦了。一段自己写的自己都晕。还是二段好。呼呼~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top