微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有个项目,为什么DC综合compile了一两个小时,很不解

有个项目,为什么DC综合compile了一两个小时,很不解

时间:10-02 整理:3721RD 点击:
RT。请教各路大侠

规模,和约束有关系

同意楼上的观点,还有一种可能是你的timing有问题,DC会花很多时间去修复却修不过来

2楼真相往往是约束导致的~

放宽条件试一下,可能就飞快了

这有什么奇怪的,几十个小时都很正常,要看规模

我们的要一个礼拜汗~

学习了

一山更比一山高 哈哈

规模太大

你这个问题问传东哥,有正解不?

正常。

12# 随风奔跑
他估计也就知道个大概,具体哪里错了他也懒得帮我们分析,再追问下去他都火了,汗~

14# 雨打溪风
嗨,一切都还得靠自己呀,呵呵。好好努力!

貌似都DC本身出了问题,建议使用正版

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top