• · 初学edk，有点问题请教。11-26
• · 那位高手有Xilinx EDK的资料 推荐下！11-26
• · 关于xilinx的EDK，程序挂掉，大家用过吗11-26
• · 使用edk下载时出错，请教原因11-26
• · edk下载成功但是没有信号11-26
• · EDK中的DMA的应用11-26
• · EDK外部中断的问题11-26
• · verilog 中FIFO 问题11-26
• · 请教大侠，建标准单元库的流程如何，能提供教程最好。（见内容）11-26
• · lowpower版开版讨论11-26
• · nc-verilog 仿真出来的两个文件是什么？11-26
• · 用FPGA如何实现low power(upf)设计啊？11-26
• · 问个I2C应答信号的问题11-26
• · 关于FPGA和主机之间通信的问题11-26
• · 关于Altera官方培训ppt或者PDF11-26
• · 怎样统计输入端‘1’的个数11-26
• · 设计电路确定当前32bit数能被5整除11-26
• · xilinx研修班怎么样？11-26
• · Debussy编译出现问题，为什么？11-26
• · 发现我的QII 的HELP菜单没法用11-26
• · Verilog实现关于24位输出的并串转换输出，附代码以及modelsim的仿真图。11-26
• · Altera FPGA 如何保存常用数据11-26
• · 请教关于高压mos的制作难点、国内企业高压mos库的问题。11-26
• · 请教有关PCI经验11-26
• · quartus2编译中的问题11-26