• · 请教一个SDRAM数据读取的问题11-26
• · 做DPLL的大虾进来下........求教11-26
• · modelsim 仿真小小小小小小问题11-26
• · 求FPGA的新的创新设计11-26
• · 想请教一个pci的问题11-26
• · 问个简单的timing constraint问题11-26
• · 用计数器的输出做分频，怎样最小化时钟扭斜？11-26
• · 关于ISE11添加周期时序约束的问题，求助！11-26
• · 求救：关于DPLL的问题11-26
• · 仿真以后生成的wlf文件打不开11-26
• · 关于ise ，求助11-26
• · xilinxFPGA中的DCM模块最大分频数为16，如何用DCM实现更高分频？11-26
• · 关于DC的使用11-26
• · 问个Perl的问题，多谢11-26
• · 关于primetime命令swap_cell11-26
• · 数字集成电路：电路、系统与设计（第二版） 下载有问题11-26
• · 诸位领导，是否有Manchester编码和解码的Verilog HDL源码？11-26
• · 求VERILOG关于矩阵运算的代码，或方法啊11-26
• · FPGA中如何调用嵌入式乘法器硬核？11-26
• · vera 验证语言介绍11-26
• · phase aligned and edge aligned11-26
• · 有谁见过这块板xilinx11-26
• · QUARTUSII没报错！11-26
• · 除了iMPACT外，还有什么第三方配置工具？11-26
• · 谁有Advanced FPGA Design中文版，给传一份好吗？谢谢11-26