微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于ise ,求助

关于ise ,求助

时间:10-02 整理:3721RD 点击:
最近调试一段程序,synthesize是没有问题的,但是当implement的时候,出现如下warning
WARNING:NgdBuild:1012 - The constraint <NET "ld_out[1]" LOC = P15;>

[top.ucf(49)] is overridden on the design object XLXI_2/ld_out<1> by the

constraint <NET "test[1]" LOC = N1;> [top.ucf(74)].


一查io配置才知道,ise改变了我的管教配置!

这些管脚有的目前没什么用,有的目前是和其他的一个管脚状态一直相同,但是对于我目前的测试都是有用的!


请问各位高手,如何能够让ise不要改我的管教配置?

还有,一些信号没有改变,所以ise将其优化到地上后者是vcc上,能否不对这些管教进行优化?


呵呵,请指教!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top