微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求救:关于DPLL的问题

求救:关于DPLL的问题

时间:10-02 整理:3721RD 点击:
各位大哥,小弟做一项目,具体要求如下:
输入:250K左右的数据
输出:250K左右的数据,要求用DPLL,输出与输入同频同相,内部的高频时钟我用的是ALTERA里自带的IP核,产生了5M的时钟,但是我无法使输出与输入同步啊,各位帮帮忙,帮我设计下,谢谢!

好惨哦,都没人理,估计现在都做完了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top