微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教弟兄们一个数字环的问题

请教弟兄们一个数字环的问题

时间:10-02 整理:3721RD 点击:
对数字锁相环来说,我们用逻辑如何判断锁相环失锁了。
我以前的做法是判断锁相环输入与输出的时钟是否发生相移,以此来判断是否失锁。
但后来发现这样做是不正确的,因为数字环不像模拟环那样有固定相位。因此以相位是否变化来判断是否失锁好像不正确。
请问弟兄们有没有其他什么办法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top